Commit Graph
2 Commits
Author SHA1 Message Date
rorappandClaude Opus 5.5 f90b7df31c TTS-Slots (Piper CPU, Qwen3-TTS auf Ada), M4000 außer Betrieb, Engine-Grenzen im Placement (ADR-0006)
ci / test (push) Successful in 24s
Co-Authored-By: Claude Opus 5.5 <noreply@anthropic.com>
2026-10-12 02:12:30 +02:00
rorappandClaude Opus 5.5 fef930d176 docs: Architekturplan, ADRs, Spezifikationen und Umsetzungsplan
Co-Authored-By: Claude Opus 5.5 <noreply@anthropic.com>
2026-10-11 14:00:36 +02:00